各二級單位，機關及直屬各部門：

上海市科委發布2025年度基礎研究計劃“集成電路”項目申報指南的通知：

一、征集范圍

專題一、光學刻蝕

方向1：強流電子束驅動的等離子體極紫外光源研究

研究目標：面向高功率極紫外光刻的需求，研究基于中能（<10MeV）強流電子束驅動的等離子體極紫外光源。對高重頻 （~100MHz）電子束驅動產生高溫等離子體和極紫外輻射的全過 程物理進行理論建模和高精度仿真，完成電子束與等離子體的關 鍵參數優化，目標IF點產生>100W的極紫外輻射功率。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向2：光刻光源高精度光譜研究

研究目標：開展17 、18價釓（Gd）離子譜線高精度研究，實 驗上獲得其位于5.7-7.7nm波段范圍內的高精度譜線，6.Xnm波段 附近譜線波長不確定性低于0.004nm。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向3：高功率激光驅動X射線光源研究

研究目標：面向高分辨X射線光刻需求，探索提出基于高功 率激光驅動的高效X射線光源產生的可行方案， 光源能量范圍 0.5-2keV，轉換效率≥8%。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向4：亞20nm納米孔/柱陣列的電子束光刻跨尺度作用及耦合機制研究

研究目標：針對毫米級大面積亞20nm納米孔/柱陣列圖形電 子束直寫面臨的基礎性難題，研究電子束直寫曝光及顯影過程中 “ 電子-原子-納米-宏觀”的跨尺度作用及耦合機制。建立亞20nm 納米孔/柱陣列圖形跨尺度電子束曝光理論模型和顯影分子擴散 動力學理論模型。發展不限于基于硅基襯底的拼接精度≤15nm的 5×5mm2大面積亞20nm納米孔/柱陣列優化曝光、顯影及圖案轉移工藝。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向5：嵌段共聚物界面協同缺陷修復研究

研究目標：建立短波長紫外曝光圖形-嵌段共聚物材料界面協 同設計準則，構建短波長紫外光刻預圖案CD尺寸與不同嵌段共聚 物及分子量的匹配體系，提升圖形保真度，改善圖形粗糙度和局 部線寬均勻性，實現位錯和橋連缺陷密度低于10顆/平方厘米。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向6：嵌段共聚物分子微觀動力學研究

研究目標：研究嵌段共聚物在納米尺度約束下的微觀分子動力學過程，實現周期不大于26nm、線寬不大于7nm的有序納米結構。研究納米結構對器件性能的調控規律，建立適配的器件工藝 集成方案，器件開關比達到10的7次方。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向7：極微縮二維晶體管的非光刻制造研究

研究目標：發展構建極微縮二維材料晶體管的非光刻制備方法，實現柵極與電極材料空間分辨率≤5nm的精確圖案化加工，解 析材料與二維半導體界面的形成機理。制備的極微縮二維器件要 求柵極長度≤1nm，溝道長度≤5nm，柵極間距≤25nm。制備的二維 晶體管器件達到遷移率≥250cm2/Vs，開態電流≥1mA/μm，關態電 流≤1pA/μm，亞閾值擺幅≤80mV/dec。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向8：納米光刻基礎研究

研究目標：面向鰭式場效應晶體管制造，發展生產兼容的納  米光刻工藝，實現線寬度14納米、高寬比3:1、線邊緣粗糙度（LER） 低 于 1/10 ， 側 壁 垂 直 度 不 低 于 87°,  圖 形 化 面 積 不 小 于  200μm×200μm。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向9：嵌段共聚物高分子自組裝動態原位表征研究

研究目標：研究嵌段共聚物高分子自組裝動態過程，闡明10 納米級有序結構動態演化規律，建立跨尺度（分子-介觀-宏觀） 時空分辨表征方法學，構建多場耦合條件下自組裝動力學理論模 型，揭示缺陷形成與湮滅的分子機制，形成動態調控理論框架。 至少闡明兩種缺陷消除方法，有效擴大膜厚工藝窗口兩倍以上。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額 度100萬元。

專題二、先進器件與材料

方向1：超薄自支撐光譜純化薄膜制備研究

研究目標：針對下一代光刻光譜純化需求，突破超薄自支撐薄膜關鍵技術，研發高強度大面積薄膜制備方法，實現6.Xnm透 過率>70%、薄膜厚度＜200nm、薄膜口徑＞20mm。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額 度100萬元。

方向2：新型光酸鍵合單體設計合成及在極紫外光刻中的應 用研究

研究目標：針對極紫外光刻膠光子吸收率低、質子易擴散引起的隨機性問題，探索合成新穎光酸鍵合單體（純度≥98%，金屬 雜質≤20ppb ，儲存穩定性≥6個月）及含有其的樹脂（光酸鍵合型 共聚樹脂分子量≤8000，反應批次間分子量偏差≤500，分子量分布≤1.4，樹脂中各共聚單體摩爾比/序列穩定可控），實現光刻分 辨率≤18nm、線邊緣粗糙度≤2nm。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額 度100萬元。

方向3：邊緣接觸二維半導體的化學實現與電學性能研究

研究目標：開發二維半導體面內共價連接的邊緣接觸方案和精細表征手段，實現接觸電阻≤500Ω·μm ， 場 效 應 遷 移 率 ≥100cm2/V·s， 電流開關比≥10的6次方。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額 度100萬元。

方向4：二維半導體原子層刻蝕研究

研究目標：針對亞納米節點先進結構二維半導體器件，開發原子級精度的可控原子層刻蝕工藝。發展面向MoS2、WS2、WSe2等半導體的原子級精度的ALE工藝≥3類，在4英寸晶圓上實現埃級 均勻性（RMS粗糙度≤0.1nm），原子層刻蝕精度≤0.7nm/cycle； 建立二維半導體原子級反應理論模型，揭示相關ALE反應機理≥3項。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向5：鉿基鐵電器件在存儲及神經形態計算中的應用和機理研究

研究目標：發展低熱預算(≤300℃) CMOS兼容鉿基鐵電薄 膜（2Pr≥50μC/cm2) 制備方法，建立晶圓級超快脈沖（200ps）測 試體系揭示相型/晶粒/界面調控機制，闡明神經元功能跨尺度耦 合機理。提出新型存算一體脈沖神經網絡（SNN）架構，相較于 目前SNN突觸/神經元分離的傳統硬件架構實現功耗降低和速度 提升各10倍以上的系統優化。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向6：先進納米互連中的薄膜材料微結構和應力研究

研究目標：面向先進工藝的互連應用需求，針對互連電阻和可靠性中的單晶界問題，建立銅和替代金屬材料中晶界截交線處原子尺度局域應力理論模型，實現銅和替代材料薄膜的制備和薄膜生長應力的原位實時監測，曲率分辨率5×10的-5次方每米，并探索截交線局域應力、薄膜微結構、薄膜生長應力對薄膜電阻率 的調控。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

專題三、人工智能賦能集成電路

方向1：基于大語言模型的集成電路設計研究

研究目標：對于模擬電路設計，研發推理能力增強的集成電路設計專用領域大語言模型，模型支持的智能體可提升電路模塊級設計效率5倍以上。對于數字電路設計，研發基于數字集成電 路VerilogRTL生成的大語言模型方法，通過反饋，對模塊級RTL 生成準確率可達90%以上，RTL代碼生成實現在商用工具集成。 兩種大語言模型具備泛化特性，相結合可實現數字和模擬電路混 合協同優化設計。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向2：面向先進工藝節點的掩膜規則檢查算法研究

研究目標：面向先進節點下對全芯片尺寸曼哈頓及曲線掩膜版的規則檢查，制定完善的曼哈頓及曲線掩膜設計規則體系，在檢測精度達到100%的基礎上（即覆蓋國際主流商業軟件所能識別 的所有違例），檢測效率對比主流商業工具提升10-20倍，并完成不少于5種典型規則檢查場景驗證。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向3：先進光刻裝備智能大模型研究

研究目標：發展理論-數據融合驅動的動態先進光刻裝備超精 密機電系統數字孿生體，實現微秒級動態仿真和大于95%的仿真 一致性。構建先進光刻裝備超精密機電系統智能大模型，實現參數預測精度提高10%以上，故障預測準確率90%以上。支撐先進光刻裝備超精密機電系統的調試運行等環節的智能優化和精準決策，提高系統可靠性和運行效率。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向4：基于數字孿生的薄膜沉積研究

研究目標：基于數字孿生開發物理與人工智能雙驅動的工藝優化方法，實現高效的薄膜沉積工藝優化。相比于基于DOE的工 藝優化方法（例如單因素實驗、田口設計等），試驗次數縮短至 DOE方法的10%-20%，效率提升5-10倍，薄膜厚度不均勻度降低 30%以上，顆粒物數量縮少50%以上，且在2種以上沉積設備驗證該方法。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向5：基于小數據集的極紫外高分辨光刻膠性能預測研究

研究目標：面向極紫外高分辨光刻膠性能預測難題，基于光刻膠的化學信息、工藝參數，開發具備可解釋可遷移的理論驅動機器學習模型，實現光刻膠工藝特征以及光刻性能指標（分辨率、靈敏度、粗糙度和關鍵尺寸一致性）的預測。要求預測關鍵工藝特征≥5個，光刻性能預測誤差≤5%；遷移訓練需求數據量≤100條， 光刻性能預測誤差≤10%。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度50萬元。

方向6：面向先進工藝的多模態原位老化檢測研究

研究目標：針對全環繞柵極場效應晶體管（GAAFET）先進 工藝中器件老化引發的電路性能退化問題，揭示復雜應力條件下 器件性能退化規律，研發片上多模態老化傳感器，實現三種以上 老化效應的原位精準識別與實時補償， 閾值電壓測量精度達到 1mV，單個傳感器面積≤0.01mm2, 單次測量時間≤1μs。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向7：AI賦能高安全高穩定集成電路制造中硅基PUFs研究

研究目標：構建人工智能（AI）驅動的集成電路制造中硅基 物理不可克隆函數（PUFs）熵源特征提取模型，解決硅基PUFs 熵源輸出響應的穩定性和安全性問題，在±10%電壓波動下，溫度

-40℃~80℃范圍內，實現抗機器學習攻擊預測位準確率<70%、熵 源輸出響應比特誤碼率率（BER）<10的-6次方。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額 度100萬元。

專題四、先進量測

方向1：先進半導體器件的電子斷層成像與三維重建研究

研究目標：發展針對全環繞柵極晶體管（GAA）等復雜三維器件結構的電子斷層成像及三維重建方法。與現有電子斷層測量 技術相比，空間分辨率及成像靈敏度提升2倍以上，三維測量時 間縮短30%以上。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向2：基于AFM的三維納米量測研究

研究目標：研究原子力顯微鏡（AFM）懸臂梁三維形變同步 測量方法，開發基于AFM的三維納米結構量測方法，實現X&Y&Z  三維定位分辨率<0.1nm，X&Y掃描范圍>20mm，重復精度<20pm， 支持深寬比>20:1，橫向分辨率＜5nm的高精度量測。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向3：面向壓印掩模版基材的大量程高精度全場測量研究

研究目標：發展面向集成電路制造掩模版基材的大量程高精度全場三維形貌測量方法，實現視場(x-y 方向 ) 測 量 范 圍 ≥65mm×65mm(非拼接視場)，深度方向實現量程≥100mm條件下 達到小于30nm量級的高精度，量程精度比達到10的6次方。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向4：芯片內部應力缺陷高分辨無損檢測研究

研究目標：研究芯片內部應力缺陷精確定位方法，實現對5-20μm芯片樣品內部應力分布的高分辨無損表征分析，應變檢測 靈敏度(Δd/d)優于10 的-4 次方， 二維應變檢測速率優于10min （ 10×10μm2芯片）

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向5：基于雙溯源體系的12英寸晶圓跨尺度納米融合計量研究

研究目標：闡明12英寸晶圓跨尺度計量過程量值傳遞規律，研究可溯源光柵干涉儀與激光干涉儀的宏微誤差產生機理與測 量誤差最小化方法。發展雙溯源體系下12英寸晶圓的跨尺度高魯 棒性納米融合計量定值方法，實現300mm×300mm測量范圍內最 優定位測量不確定度小于30nm，1℃溫度變化下定位漂移不大于 10nm。

執行期限：2025年10月01日至2027年09月30日。

經費額度：非定額資助，擬支持不超過1個項目，每項資助額度不超過300萬元。

專題五、三維集成

方向1：基于太赫茲近場耦合的三維集成無線接口研究

研究目標：面向大算力系統對高密度三維集成的需求，針對現有TSV+μBump技術成本高昂、工藝復雜、可擴展性受限等問題， 探索面向產業應用的新形態太赫茲三維無線接口，實現低成本、 高密度、高能效及高可靠性的非接觸式互連，能耗效率優于1pJ/b， 互連密度優于1Tb/s/mm2, 堆疊層數不低于8層，單通道最高數據 率超過120Gb/s。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度50萬元。

方向2：面向三維集成的高密度高可靠設計研究

研究目標：建立一套面向高密度無凸點三維集成芯片制造工藝標準流程和設計規則，提出增強三維集成工藝良率的關鍵材料和可靠性提升方法，開發間距小于5μm的芯片-晶圓的混合鍵合工 藝；闡明三維集成工藝對器件的電子遷移率和閾值電壓等性能的影響機制。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

方向3：三維集成芯片高效散熱研究

研究目標：研發適用于三維集成芯片堆疊層數>3層， 總功 耗>1kW應用場景的高效散熱方法，形成一套理論完備、路徑可 行、數據充分的三維集成芯片散熱解決方案。要求散熱能 力>1000W/cm2, 熱點處極限散熱能力>2000W/cm2, 結溫低于 100℃, 中間層芯片單層散熱能力>200W/cm2, 芯片均溫性（每層 內的最大和最小溫度差）<5℃。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向4：基于TGV先進封裝的有源功能三維集成研究

研究目標：揭示不同類型激光與玻璃的相互作用機理，建立三維集成結構的整體應力匹配優化模型，發展包括玻璃通孔（TGV）互連、多層RDL、有源功能器件鍵合的三維集成成套工 藝。在12英寸玻璃晶圓上，實現TGV通孔成型深寬比大于50：1， RDL互連最小線寬/線距≤1μm、疊層不少于3層，完成10顆以上硅 基芯粒在同一TGV基板上的三維集成。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。

專題六、系統與計算

方向1：低溫CMOS高能效電路設計與優化研究

研究目標：研究基于動態邏輯的低溫標準單元庫與功耗優先綜合算法，實現77K溫度下相比靜態邏輯電路15%以上的延遲下降與30%以上能效比提升。利用動態電壓頻率調整，實現系統在 77K溫度下20%以上功耗降低。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向2：概率比特的器件開發與應用研究

研究目標：基于自旋、極化、阻變、相變等新原理器件，研究概率可調的物理機制，制備先進的真隨機性概率比特器件，實現室溫下100MHz以上隨機翻轉速度、單次操作能耗小于100fJ 、 耐久性大于1e10。利用上述概率比特器件搭建電路，設計高效概 率算法，實現大數分解、貝葉斯推斷、可逆布爾邏輯等應用中的 至少一種，并在該應用達到世界領先水平（如大數分解達到五位數以上水平）。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

方向3：基于鐵電器件的新型計算范式加速器研究

研究目標：研究高可靠鐵電器件的制備方法，提出基于鐵電器件的新型計算范式的實現方案，實現鐵電器件循環操作次數大于1012，讀寫操作電壓≤3V，單元器件訪問功耗≤1pJ。研發對應 計算范式的加速器并驗證4bit精度峰值算力能效達到100TOPS/W （28nm工藝）。

執行期限：2025年10月01日至2027年09月30日。

經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。

二、申報要求和方式

各研究方向同一單位限報1項。請各二級單位于7月16日10:00前提交本部門申報名單及研究方向，學校將根據申報情況組織遴選。

                                                         科研處

                                                          2025.6.27